 |
| 中央处理器 |
中央处理器（Central Processing Unit）的缩写，即CPU，CPU是电脑中的核心配件，只有火柴盒那么大，几十张纸那么厚，但它却是一台计算机的运算核心和控制核心。电脑中所有操作都由CPU负责读取指令，对指令译码并执行指令的核心部件。
基本简介编辑本段回目录
 |
| 中央处理器 |
“中央处理器”这个名称，是对一系列可以执行复杂的-(zh-hans:计算机程序;zh-hant:电脑程式)-的逻辑机器的描述。这个空泛的定义很容易的将在“CPU”这个名称被普遍使用之前的早期的计算机也包括在内。无论如何，至少从20世纪60年代早期开始，这个名称及其缩写已开始在电子计算机产业中得到广泛应用。尽管与早期相比，“中央处理器”在物理形态、设计制造和具体任务的执行上有了戏剧性的发展，但是其基本的操作原理一直没有改变。
早期的中央处理器通常是为大型及特定应用的计算机而订制。但是，这种昂贵为特定应用定制CPU的方法很大程度上已经让位于开发便宜、标准化、适用于一个或多个目的的处理器类。这个标准化趋势始于由单个晶体管组成的大型机和微机年代，随着集成电路的出现而加速。IC使得更为复杂的CPU可以在很小的空间中设计和制造（在微米的量级）。CPU的标准化和小型化都使得这一类数字设备（港译-电子零件）在现代生活中的出现频率远远超过有限应用专用的计算机。现代微处理器出现在包括从汽车到手机到儿童玩具在内的各种物品中。
组成结构编辑本段回目录
 |
| 中央处理器 |
①运算逻辑部件。可以执行定点或浮点的算术运算操作、移位操作以及逻辑操作，也可执行地址的运算和转换。
②寄存器部件。包括通用寄存器、专用寄存器和控制寄存器。通用寄存器又可分定点数和浮点数两类，它们用来保存指令中的寄存器操作数和操作结果。通用寄存器是中央处理器的重要组成部分，大多数指令都要访问到通用寄存器。
③控制部件。主要负责对指令译码，并且发出为完成每条指令所要执行的各个操作的控制信号。其结构有两种：一种是以微存储为核心的微程序控制方式；一种是以逻辑硬布线结构为主的控制方式。
运作原理编辑本段回目录
 |
| 中央处理器 |
第一阶段，提取，从程式记忆体中检索指令（为数值或一系列数值）。由程式计数器（PC）指定程式记忆体的位置，程式计数器保存供识别目前程式位置的数值。换言之，程式计数器记录了CPU在目前程式里的踪迹。提取指令之後，PC根据指令式长度增加记忆体单元。指令的提取常常必须从相对较慢的记忆体寻找，导致CPU等候指令的送入。这个问题主要被论及在现代处理器的快取和管线化架构（见下）。
CPU根据从记忆体提取到的指令来决定其执行行为。在解码阶段，指令被拆解为有意义的片断。根据CPU的指令集架构（ISA）定义将数值解译为指令。一部分的指令数值为运算码（opcode），其指示要进行哪些运算。其它的数值通常供给指令必要的资讯，诸如一个加法（addition）运算的运算目标。这样的运算目标也许提供一个常数值（即立即值），或是一个空间的定址值:暂存器或记忆体位址，以定址模式决定。在旧的设计中，CPU里的指令解码部分是无法改变的硬体装置。不过在众多抽象且复杂的CPU和ISA中，一个微程式时常用来帮助转换指令为各种形态的讯号。这些微程式在已成品的CPU中往往可以重写，方便变更解码指令。
 |
| 中央处理器 |
最终阶段，写回，以一定格式将执行阶段的结果简单的写回。运算结果极常被写进CPU内部的暂存器，以供随後指令快速存取。在其它案例中，运算结果可能写进速度较慢，但容量较大且较便宜的主记忆体。某些类型的指令会操作程式计数器，而不直接产生结果资料。这些一般称作“跳转”（jumps）并在程式中带来循环行为、条件性执行（透过条件跳转）和函式。许多指令也会改变标志暂存器的状态位元。这些标志可用来影响程式行为，缘由於它们时常显出各种运算结果。例如，以一个“比较”指令判断两个值的大小，根据比较结果在标志暂存器上设置一个数值。这个标志可藉由随後的跳转指令来决定程式动向。
在执行指令并写回结果资料之後，程式计数器的值会递增，反覆整个过程，下一个指令周期正常的提取下一个顺序指令。如果完成的是跳转指令，程式计数器将会修改成跳转到的指令位址，且程式继续正常执行。许多复杂的CPU可以一次提取多个指令、解码，并且同时执行。这个部分一般涉及“经典RISC管线”，那些实际上是在众多使用简单CPU的电子装置中快速普及（常称为微控制器（microcontrollers））。
性能指标编辑本段回目录
 |
| 中央处理器 |
主频 主频也叫时钟频率，单位是MHz，用来表示CPU的运算速度。CPU的主频＝外频×倍频系数。很多人认为主频就决定着CPU的运行速度，这不仅是个片面的，而且对于服务器来讲，这个认识也出现了偏差。至今，没有一条确定的公式能够实现主频和实际的运算速度两者之间的数值关系，即使是两大处理器厂家Intel和AMD，在这点上也存在着很大的争议，我们从Intel的产品的发展趋势，可以看出Intel很注重加强自身主频的发展。像其他的处理器厂家，有人曾经拿过一块1G的全美达来做比较，它的运行效率相当于2G的Intel处理器。所以，CPU的主频与CPU实际的运算能力是没有直接关系的，主频表示在CPU内数字脉冲信号震荡的速度。在Intel的处理器产品中，我们也可以看到这样的例子：1 GHz Itanium芯片能够表现得差不多跟2.66 GHz Xeon/Opteron一样快，或是1.5 GHz Itanium 2大约跟4 GHz Xeon/Opteron一样快。CPU的运算速度还要看CPU的流水线的各方面的性能指标。 当然，主频和实际的运算速度是有关的，只能说主频仅仅是CPU性能表现的一个方面，而不代表CPU的整体性能。
外频 外频是CPU的基准频率，单位也是MHz。CPU的外频决定着整块主板的运行速度。说白了，在台式机中，我们所说的超频，都是超CPU的外频（当然一般情况下，CPU的倍频都是被锁住的）相信这点是很好理解的。但对于服务器CPU来讲，超频是绝对不允许的。前面说到CPU决定着主板的运行速度，两者是同步运行的，如果把服务器CPU超频了，改变了外频，会产生异步运行，（台式机很多主板都支持异步运行）这样会造成整个服务器系统的不稳定。 目前的绝大部分电脑系统中外频也是内存与主板之间的同步运行的速度，在这种方式下，可以理解为CPU的外频直接与内存相连通，实现两者间的同步运行状态。外频与前端总线(FSB)频率很容易被混为一谈，下面的前端总线介绍我们谈谈两者的区别。
前端总线(FSB)频率 前端总线(FSB)频率(即总线频率)是直接影响CPU与内存直接数据交换速度。有一条公式可以计算，即数据带宽＝(总线频率×数据位宽)/8，数据传输最大带宽取决于所有同时传输的数据的宽度和传输频率。比方，现在的支持64位的至强Nocona，前端总线是800MHz，按照公式，它的数据传输最大带宽是6.4GB/秒。 外频与前端总线(FSB)频率的区别：前端总线的速度指的是数据传输的速度，外频是CPU与主板之间同步运行的速度。也就是说，100MHz外频特指数字脉冲信号在每秒钟震荡一千万次；而100MHz前端总线指的是每秒钟CPU可接受的数据传输量是100MHz×64bit÷8bit/Byte=800MB/s。 其实现在“HyperTransport”构架的出现，让这种实际意义上的前端总线(FSB)频率发生了变化。之前我们知道IA-32架构必须有三大重要的构件：内存控制器Hub (MCH) ，I/O控制器Hub和PCI Hub，像Intel很典型的芯片组 Intel 7501、Intel7505芯片组，为双至强处理器量身定做的，它们所包含的MCH为CPU提供了频率为533MHz的前端总线，配合DDR内存，前端总线带宽可达到4.3GB/秒。但随着处理器性能不断提高同时给系统架构带来了很多问题。而“HyperTransport”构架不但解决了问题，而且更有效地提高了总线带宽，比方AMD Opteron处理器，灵活的HyperTransport I/O总线体系结构让它整合了内存控制器，使处理器不通过系统总线传给芯片组而直接和内存交换数据。这样的话，前端总线(FSB)频率在AMD Opteron处理器就不知道从何谈起了。
中央处理器 
CPU的位和字长 位：在数字电路和电脑技术中采用二进制，代码只有“0”和“1”，其中无论是 “0”或是“1”在CPU中都是 一“位”。字长：电脑技术中对CPU在单位时间内(同一时间)能一次处理的二进制数的位数叫字长。所以能处理字长为8位数据的CPU通常就叫8位的CPU。同理32位的CPU就能在单位时间内处理字长为32位的二进制数据。字节和字长的区别：由于常用的英文字符用8位二进制就可以表示，所以通常就将8位称为一个字节。字长的长度是不固定的，对于不同的CPU、字长的长度也不一样。8位的CPU一次只能处理一个字节，而32位的CPU一次就能处理4个字节，同理字长为64位的CPU一次可以处理8个字节。
倍频系数 倍频系数是指CPU主频与外频之间的相对比例关系。在相同的外频下，倍频越高CPU的频率也越高。但实际上，在相同外频的前提下，高倍频的CPU本身意义并不大。这是因为CPU与系统之间数据传输速度是有限的，一味追求高倍频而得到高主频的CPU就会出现明显的“瓶颈”效应—CPU从系统中得到数据的极限速度不能够满足CPU运算的速度。一般除了工程样版的Intel的CPU都是锁了倍频的，而AMD之前都没有锁。
缓存 缓存大小也是CPU的重要指标之一，而且缓存的结构和大小对CPU速度的影响非常大，CPU内缓存的运行频率极高，一般是和处理器同频运作，工作效率远远大于系统内存和硬盘。实际工作时，CPU往往需要重复读取同样的数据块，而缓存容量的增大，可以大幅度提升CPU内部读取数据的命中率，而不用再到内存或者硬盘上寻找，以此提高系统性能。但是由于CPU芯片面积和成本的因素来考虑，缓存都很小。 L1 Cache(一级缓存)是CPU第一层高速缓存，分为数据缓存和指令缓存。内置的L1高速缓存的容量和结构对CPU的性能影响较大，不过高速缓冲存储器均由静态RAM组成，结构较复杂，在CPU管芯面积不能太大的情况下，L1级高速缓存的容量不可能做得太大。一般服务器CPU的L1缓存的容量通常在32—256KB。
 |
| 中央处理器 |
L3Cache(三级缓存)，分为两种，早期的是外置，现在的都是内置的。而它的实际作用即是，L3缓存的应用可以进一步降低内存延迟，同时提升大数据量计算时处理器的性能。降低内存延迟和提升大数据量计算能力对游戏都很有帮助。而在服务器领域增加L3缓存在性能方面仍然有显著的提升。比方具有较大L3缓存的配置利用物理内存会更有效，故它比较慢的磁盘I/O子系统可以处理更多的数据请求。具有较大L3缓存的处理器提供更有效的文件系统缓存行为及较短消息和处理器队列长度。其实最早的L3缓存被应用在AMD发布的K6-III处理器上，当时的L3缓存受限于制造工艺，并没有被集成进芯片内部，而是集成在主板上。在只能够和系统总线频率同步的L3缓存同主内存其实差不了多少。后来使用L3缓存的是英特尔为服务器市场所推出的Itanium处理器。接着就是P4EE和至强MP。Intel还打算推出一款9MB L3缓存的Itanium2处理器，和以后24MB L3缓存的双核心Itanium2处理器。 但基本上L3缓存对处理器的性能提高显得不是很重要，比方配备1MB L3缓存的Xeon MP处理器却仍然不是Opteron的对手，由此可见前端总线的增加，要比缓存增加带来更有效的性能提升。
扩展指令编辑本段回目录
 |
| 中央处理器 |
CPU制造工艺
制造工艺的微米是指IC内电路与电路之间的距离。制造工艺的趋势是向密集度愈高的方向发展。密度愈高的IC电路设计，意味着在同样大小面积的IC中，可以拥有密度更高、功能更复杂的电路设计。现在主要的180nm、130nm、90nm、65nm。Intel公司更于2007年11月16日发布了45nm的制造工艺。
CPU指令集
中央处理器
（1）CISC指令集
CISC指令集，也称为复杂指令集，英文名是CISC，（Complex Instruction Set Computer的缩写）。在CISC微处理器中，程序的各条指令是按顺序串行执行的，每条指令中的各个操作也是按顺序串行执行的。顺序执行的优点是控制简单，但计算机各部分的利用率不高，执行速度慢。其实它是英特尔生产的x86系列（也就是IA-32架构）CPU及其兼容CPU，如AMD、VIA的。即使是现在新起的X86-64（也被成AMD64）都是属于CISC的范畴。 要知道什么是指令集还要从当今的X86架构的CPU说起。X86指令集是Intel为其第一块16位CPU(i8086)专门开发的，IBM1981年推出的世界第一台PC机中的CPU—i8088(i8086简化版)使用的也是X86指令，同时电脑中为提高浮点数据处理能力而增加了X87芯片，以后就将X86指令集和X87指令集统称为X86指令集。 虽然随着CPU技术的不断发展，Intel陆续研制出更新型的i80386、i80486直到过去的PII至强、PIII至强、Pentium 3，最后到今天的Pentium 4系列、至强（不包括至强Nocona），但为了保证电脑能继续运行以往开发的各类应用程序以保护和继承丰富的软件资源，所以Intel公司所生产的所有CPU仍然继续使用X86指令集，所以它的CPU仍属于X86系列。由于Intel X86系列及其兼容CPU（如AMD Athlon MP、）都使用X86指令集，所以就形成了今天庞大的X86系列及兼容CPU阵容。x86CPU目前主要有intel的服务器CPU和AMD的服务器CPU两类。
（2）RISC指令集
RISC是英文“Reduced Instruction Set Computing ” 的缩写，中文意思是“精简指令集”。它是在CISC指令系统基础上发展起来的，有人对CISC机进行测试表明，各种指令的使用频度相当悬殊，最常使用的是一些比较简单的指令，它们仅占指令总数的20％，但在程序中出现的频度却占80％。复杂的指令系统必然增加微处理器的复杂性，使处理器的研制时间长，成本高。并且复杂指令需要复杂的操作，必然会降低计算机的速度。基于上述原因，20世纪80年代RISC型CPU诞生了，相对于CISC型CPU，RISC型CPU不仅精简了指令系统，还采用了一种叫做“超标量和超流水线结构”，大大增加了并行处理能力。RISC指令集是高性能CPU的发展方向。它与传统的CISC(复杂指令集)相对。相比而言，RISC的指令格式统一，种类比较少，寻址方式也比复杂指令集少。当然处理速度就提高很多了。目前在中高档服务器中普遍采用这一指令系统的CPU，特别是高档服务器全都采用RISC指令系统的CPU。RISC指令系统更加适合高档服务器的操作系统UNIX，现在Linux也属于类似UNIX的操作系统。RISC型CPU与Intel和AMD的CPU在软件和硬件上都不兼容。 目前，在中高档服务器中采用RISC指令的CPU主要有以下几类：PowerPC处理器、SPARC处理器、PA-RISC处理器、MIPS处理器、Alpha处理器。
 |
| 中央处理器 |
EPIC（Explicitly Parallel Instruction Computers，精确并行指令计算机）是否是RISC和CISC体系的继承者的争论已经有很多，单以EPIC体系来说，它更像Intel的处理器迈向RISC体系的重要步骤。从理论上说，EPIC体系设计的CPU，在相同的主机配置下，处理Windows的应用软件比基于Unix下的应用软件要好得多。 Intel采用EPIC技术的服务器CPU是安腾Itanium（开发代号即Merced）。它是64位处理器，也是IA－64系列中的第一款。微软也已开发了代号为Win64的操作系统，在软件上加以支持。在Intel采用了X86指令集之后，它又转而寻求更先进的64-bit微处理器，Intel这样做的原因是，它们想摆脱容量巨大的x86架构,从而引入精力充沛而又功能强大的指令集，于是采用EPIC指令集的IA-64架构便诞生了。IA-64 在很多方面来说，都比x86有了长足的进步。突破了传统IA32架构的许多限制，在数据的处理能力，系统的稳定性、安全性、可用性、可观理性等方面获得了突破性的提高。
IA-64微处理器最大的缺陷是它们缺乏与x86的兼容，而Intel为了IA-64处理器能够更好地运行两个朝代的软件，它在IA-64处理器上（Itanium、Itanium2 ……)引入了x86-to-IA-64的解码器，这样就能够把x86指令翻译为IA-64指令。这个解码器并不是最有效率的解码器，也不是运行x86代码的最好途径（最好的途径是直接在x86处理器上运行x86代码），因此Itanium 和Itanium2在运行x86应用程序时候的性能非常糟糕。这也成为X86-64产生的根本原因。
 |
| 中央处理器 |
AMD公司设计，可以在同一时间内处理64位的整数运算，并兼容于X86-32架构。其中支持64位逻辑定址，同时提供转换为32位定址选项；但数据操作指令默认为32位和8位，提供转换成64位和16位的选项；支持常规用途寄存器，如果是32位运算操作，就要将结果扩展成完整的64位。这样，指令中有“直接执行”和“转换执行”的区别，其指令字段是8位或32位，可以避免字段过长。 x86-64（也叫AMD64）的产生也并非空穴来风，x86处理器的32bit寻址空间限制在4GB内存，而IA-64的处理器又不能兼容x86。AMD充分考虑顾客的需求，加强x86指令集的功能，使这套指令集可同时支持64位的运算模式，因此AMD把它们的结构称之为x86-64。在技术上AMD在x86-64架构中为了进行64位运算，AMD为其引入了新增了R8-R15通用寄存器作为原有X86处理器寄存器的扩充，但在而在32位环境下并不完全使用到这些寄存器。原来的寄存器诸如EAX、EBX也由32位扩张至64位。在SSE单元中新加入了8个新寄存器以提供对SSE2的支持。寄存器数量的增加将带来性能的提升。与此同时，为了同时支持32和64位代码及寄存器，x86-64架构允许处理器工作在以下两种模式：Long Mode(长模式)和Legacy Mode(遗传模式)，Long模式又分为两种子模式(64bit模式和Compatibility mode兼容模式)。该标准已经被引进在AMD服务器处理器中的Opteron处理器。而今年也推出了支持64位的EM64T技术，再还没被正式命为EM64T之前是IA32E，这是英特尔64位扩展技术的名字，用来区别X86指令集。Intel的EM64T支持64位sub-mode，和AMD的X86-64技术类似，采用64位的线性平面寻址，加入8个新的通用寄存器（GPRs），还增加8个寄存器支持SSE指令。与AMD相类似，Intel的64位技术将兼容IA32和IA32E，只有在运行64位操作系统下的时候，才将会采用IA32E。IA32E将由2个sub-mode组成：64位sub-mode和32位sub-mode，同AMD64一样是向下兼容的。Intel的EM64T将完全兼容AMD的X86-64技术。现在Nocona处理器已经加入了一些64位技术，Intel的Pentium 4E处理器也支持64位技术。 应该说，这两者都是兼容x86指令集的64位微处理器架构，但EM64T与AMD64还是有一些不一样的地方，AMD64处理器中的NX位在Intel的处理器中将没有提供。
超流水线与超标量编辑本段回目录
 |
| 中央处理器 |
封装形式编辑本段回目录
 |
| 中央处理器 |
同时多线程（Simultaneous multithreading），简称SMT。SMT可通过复制处理器上的结构状态，让同一个处理器上的多个线程同步执行并共享处理器的执行资源，可最大限度地实现宽发射、乱序的超标量处理，提高处理器运算部件的利用率，缓和由于数据相关或Cache未命中带来的访问内存延时。当没有多个线程可用时，SMT处理器几乎和传统的宽发射超标量处理器一样。SMT最具吸引力的是只需小规模改变处理器核心的设计，几乎不用增加额外的成本就可以显著地提升效能。多线程技术则可以为高速的运算核心准备更多的待处理数据，减少运算核心的闲置时间。这对于桌面低端系统来说无疑十分具有吸引力。Intel从3.06GHz Pentium 4开始，所有处理器都将支持SMT技术。
发展历程编辑本段回目录
 |
| 中央处理器 |
一、X86时代的CPU
CPU的溯源可以一直去到1971年。在那一年，当时还处在发展阶段的INTEL公司推出了世界上第一台微处理器4004。这不但是第一个用于计算器的4位微处理器，也是第一款个人有能力买得起的电脑处理器。4004含有2300个晶体管，功能相当有限，而且速度还很慢，被当时的蓝色巨人IBM以及大部分商业用户不屑一顾，但是它毕竟是划时代的产品，从此以后，INTEL便与微处理器结下了不解之缘。可以这么说，CPU的历史发展历程其实也就是INTEL公司X86系列CPU的发展历程，我们就通过它来展开我们的“CPU历史之旅”。
1978年，Intel公司再次领导潮流，首次生产出16位的微处理器，并命名为i8086，同时还生产出与之相配合的数学协处理器i8087，这两种芯片使用相互兼容的指令集，但在i8087指令集中增加了一些专门用于对数、指数和三角函数等数学计算指令。由于这些指令集应用于i8086和i8087，所以人们也这些指令集统一称之为X86指令集。虽然以后Intel又陆续生产出第二代、第三代等更先进和更快的新型CPU，但都仍然兼容原来的X86指令，而且Intel在后续CPU的命名上沿用了原先的X86序列，直到后来因商标注册问题，才放弃了继续用阿拉伯数字命名。至于在后来发展壮大的其他公司，例如AMD和Cyrix等，在486以前（包括486）的CPU都是按Intel的命名方式为自己的X86系列CPU命名，但到了586时代，市场竞争越来越厉害了，由于商标注册问题，它们已经无法继续使用与Intel的X86系列相同或相似的命名，只好另外为自己的586、686兼容CPU命名了。
 |
| 中央处理器 |
1982年，许多年轻的读者尚在襁褓之中的时候，INTE已经推出了划时代的最新产品枣80286芯片，该芯片比8006和8088都有了飞跃的发展，虽然它仍旧是16位结构，但是在CPU的内部含有13.4万个晶体管，时钟频率由最初的6MHz逐步提高到20MHz。其内部和外部数据总线皆为16位，地址总线24位，可寻址16MB内存。从80286开始，CPU的工作方式也演变出两种来：实模式和保护模式。
1985年INTEL推出了80386芯片，它是80X86系列中的第一种32位微处理器，而且制造工艺也有了很大的进步，与80286相比，80386内部内含27.5万个晶体管，时钟频率为12.5MHz，后提高到20MHz，25MHz，33MHz。80386的内部和外部数据总线都是32位，地址总线也是32位，可寻址高达4GB内存。它除具有实模式和保护模式外，还增加了一种叫虚拟86的工作方式，可以通过同时模拟多个8086处理器来提供多任务能力。除了标准的80386芯片，也就是我们以前经常说的80386DX外，出于不同的市场和应用考虑，INTEL又陆续推出了一些其它类型的80386芯片：80386SX、80386SL、80386DL等。1988年推出的80386SX是市场定位在80286和80386DX之间的一种芯片，其与80386DX的不同在于外部数据总线和地址总线皆与80286相同，分别是16位和24位(即寻址能力为16MB)。1990年推出的80386 SL和80386 DL都是低功耗、节能型芯片，主要用于便携机和节能型台式机。80386 SL与80386 DL的不同在于前者是基于80386SX的，后者是基于80386DX的，但两者皆增加了一种新的工作方式：系统管理方式(SMM)。当进入系统管理方式后，CPU就自动降低运行速度、控制显示屏和硬盘等其它部件暂停工作，甚至停止运行，进入“休眠”状态，以达到节能目的。
 |
| 中央处理器 |
二、奔腾时代的CPU
1、奔腾开端
继承着80486大获成功的东风，INTEL在1993年推出了全新一代的高性能处理器——奔腾。由于CPU市场的竞争越来越趋向于激烈化，INTEL觉得不能再让AMD和其他公司用同样的名字来抢自己的饭碗了，于是提出了商标注册，由于在美国的法律里面是不能用阿拉伯数字注册的，于是INTEL玩了哥花样，用拉丁文去注册商标。奔腾在拉丁文里面就是“五”的意思了。INTEL公司还替它起了一个相当好听的中文名字——奔腾。奔腾的厂家代号是P54C，奔腾的内部含有的晶体管数量高达310万个，时钟频率由最初推出的60MHZ和66MHZ，后提高到200MHZ。单单是最初版本的66MHZ的奔腾微处理器，它的运算性能比33MHZ的80486 DX就提高了3倍多，而100MHZ的奔腾则比33MHZ的80486 DX要快6至8倍。也就是从奔腾开始，我们大家有了超频这样一个用尽量少的钱换取尽量多的性能的好方法。作为世界上第一个586级处理器，奔腾也是第一个令人超频的最多的处理器，由于奔腾的制造工艺优良，所以整个系列的CPU的浮点性能也是各种各样性能是CPU中最强的，可超频性能最大，因此赢得了586级CPU的大部分市场。奔腾家族里面的频率有60/66/75//90/100/120/133/150/166/200，至于CPU的内部频率则是从60MHz到66MHz不等。值得一提的是，从奔腾75开始，CPU的插座技术正式从以前的Socket4转换到同时支持Socket 5和7同时支持，其中Socket 7还一直沿用至今。而且所有的奔腾 CPU里面都已经内置了16K的一级缓存，这样使它的处理性能更加强大。
 |
| 中央处理器 |
值得注意的是在Pentimu Pro的一个封装中除Pentimu Pro芯片外还包括有一个256KB的二级缓存芯片，两个芯片之间用高频宽的内部通讯总线互连，处理器与高速缓存的连接线路也被安置在该封装中，这样就使高速缓存能更容易地运行在更高的频率上。奔腾 Pro 200MHZCPU的L2 CACHE就是运行在200MHZ，也就是工作在与处理器相同的频率上。这样的设计领奔腾 Pro达到了最高的性能。而Pentimu Pro最引人注目的地方是它具有一项称为“动态执行”的创新技术，这是继奔腾在超标量体系结构上实现实破之后的又一次飞跃。Pentimu Pro系列的工作频率是150/166/180/200，一级缓存都是16KB，而前三者都有256KB的二级缓存，至于频率为200的CPU还分为三种版本，不同就在于他们的内置的缓存分别是256KB，512KB，1MB。不过由于当时缓存技术还没有成熟，加上当时缓存芯片还非常昂贵，因此尽管Pentimu Pro性能不错，但远没有达到抛离对手的程度，加上价格十分昂贵，一次Pentimu Pro实际上出售的数目非常至少，市场生命也非常的短，Pentimu Pro可以说是Intel第一个失败的产品。
2、辉煌的开始——奔腾 MMX
INTEL吸取了奔腾 Pro的教训，在1996年底推出了奔腾系列的改进版本，厂家代号P55C，也就是我们平常所说的奔腾 MMX（多能奔腾）。这款处理器并没有集成当时卖力不讨好的二级缓存，而是独辟蹊径，采用MMX技术去增强性能。
 |
| 中央处理器 |
在Intel推出奔腾 MMX的几个月后，AM也推出了自己研制的新产品K6。K6系列CPU一共有五种频率，分别是：166/200/ 233/266/300，五种型号都采用了66外频，但是后来推出的233/266/300已经可以通过升级主板的BIOS 而支持100外频，所以CPU的性能得到了一个飞跃。特别值得一提的是他们的一级缓存都提高到了64KB，比MMX足足多了一倍，因此它的商业性能甚至还优于奔腾 MMX，但由于缺少了多媒体扩展指令集这道杀手锏，K6在包括游戏在内的多媒体性能要逊于奔腾 MMX。
3、优势的确立——奔腾 Ⅱ
1997年五月，INTEL又推出了和奔腾 Pro同一个级别的产品，也就是影响力最大的CPU——奔腾 Ⅱ。第一代奔腾 Ⅱ核心称为Klamath。作为奔腾Ⅱ的第一代芯片，它运行在66MHz总线上，主频分233、266、300、333Mhz四种，接着又推出100Mhz总线的奔腾 Ⅱ，频率有300、350、400、450Mhz。奔腾II采用了与奔腾 Pro相同的核心结构,从而继承了原有奔腾 Pro处理器优秀的32位性能，但它加快了段寄存器写操作的速度，并增加了MMX指令集，以加速16位操作系统的执行速度。由于配备了可重命名的段寄存器，因此奔腾Ⅱ可以猜测地执行写操作，并允许使用旧段值的指令与使用新段值的指令同时存在。在奔腾Ⅱ里面，Intel一改过去BiCMOS制造工艺的笨拙且耗电量大的双极硬件，将750万个晶体管压缩到一个203平方毫米的印模上。奔腾Ⅱ只比奔腾 Pro大6平方毫米。但它却比奔腾 Pro多容纳了200万个晶体管。由于使用只有0.28微米的扇出门尺寸,因此加快了这些晶体管的速度，从而达到了X86前所未有的时钟速度。
 |
| 中央处理器 |
在接口技术方面，为了击跨INTEL的竞争对手，以及获得更加大的内部总线带宽，奔腾Ⅱ首次采用了最新的solt1接口标准，它不再用陶瓷封装，而是采用了一块带金属外壳的印刷电路板，该印刷电路板不但集成了处理器部件，而且还包括32KB的一级缓存。如要将奔腾Ⅱ处理器与单边插接卡(也称SEC卡)相连，只需将该印刷电路板(PCB)直接卡在SEC卡上。SEC卡的塑料封装外壳称为单边插接卡盒，也称SEC(Single-edgecontactCartridge)卡盒，其上带有奔腾Ⅱ的标志和奔腾Ⅱ印模的彩色图像。在SEC卡盒中，处理器封装与L2高速缓存和TagRAM均被接在一个底座(即SEC卡)上，而该底座的一边(容纳处理器核心的那一边)安装有一个铝制散热片，另一边则用黑塑料封起来。奔腾ⅡCPU内部集合了32KB片内L1高速缓存(16K指令/16K数据)；57条MMX指令；8个64位的MMX寄存器。750万个晶体管组成的核心部分，是以203平方毫米的工艺制造出来的。处理器被固定到一个很小的印刷电路板(PCB)上，对双向的SMP有很好的支持。至于L2高速缓存则有，512K，属于四路级联片外同步突发式SRAM高速缓存。这些高速缓存的运行速度相当于核心处理器速度的一半(对于一个266MHz的CPU来说，即为133MHz)。奔腾Ⅱ的这种SEC卡设计是插到Slot1(尺寸大约相当于一个ISA插槽那么大)中。所有的Slot1主板都有一个由两个塑料支架组成的固定机构。一个SEC卡可以从两个塑料支架之间滑入Slot1中。将该SEC卡插入到位后，就可以将一个散热槽附着到其铝制散热片上。266MHz的奔腾Ⅱ运行起来只比200MHz的奔腾Pro稍热一些(其功率分别为38.2瓦和37.9瓦)，但是由于SEC卡的尺寸较大，奔腾Ⅱ的散热槽几乎相当于Socket7或Socket8处理器所用的散热槽的两倍那么大。除了用于普通用途的奔腾Ⅱ之外，Intel还推出了用于服务器和高端工作站的Xeon系列处理器采用了Slot 2插口技术，32KB 一级高速缓存，512KB及1MB的二级高速缓存，双重独立总线结构，100MHz系统总线，支持多达8个CPU。为了对抗不可一世的奔腾 Ⅱ，在1998年中，AMD推出了K6-2处理器，它的核心电压是2.2伏特，所以发热量比较低，一级缓存是64KB，更为重要的是，为了抗衡Intel的MMX指令集，AMD也开发了自己的多媒体指令集，命名为3DNow!。3DNow!是一组共21条新指令，可提高三维图形、多媒体、以及浮点运算密集的个人电脑应用程序的运算能力，使三维图形加速器全面地发挥性能。K6-2的所有型号都内置了3DNow!指令集， 使AMD公司的产品首次在某些程序应用中，在整数性能以及浮点运算性能都同时超越INTEL，让INTEL感觉到了危机。不过和奔腾 Ⅱ相比，K6-2仍然没有集成二级缓存，因此尽管广受好评，但始终没有能在市场占有率上战胜奔腾Ⅱ。
 |
| 中央处理器 |
在以往，个人电脑都是一件相对奢侈的产品，作为电脑核心部件的CPU，价格几乎都以千元来计算，不过随着时代的发展，大批用户急需廉价而使用的家庭电脑，连带对廉价CPU的需求也急剧增长了。在奔腾 Ⅱ又再次获得成功之际，INTEL的头脑开始有点发热，飘飘然了起来，将全部力量都集中在高端市场上，从而给AMD，CYRIX等等公司造成了不少 乘虚而入的机会，眼看着性能价格比不如对手的产品，而且低端市场一再被蚕食，INTEL不能眼看着自己的发家之地就这样落入他人手中，又与1998年全新推出了面向低端市场，性能价格比相当厉害的CPU——Celeron，赛扬处理器。
Celeron可以说是Intel为抢占低端市场而专门推出的，当时1000美元以下PC的热销，令AMD等中小公司在与Intel的抗争中打了个漂亮的翻身仗，也令Intel如芒刺在背。于是，Intel把奔腾 II的二级缓存和相关电路抽离出来，再把塑料盒子也去掉，再改一个名字，这就是Celeron。中文名称为赛扬处理器。 最初的Celeron采用0.35微米工艺制造，外频为66MHz，主频有266与300两款。接着又出现了0.25微米制造工艺的Celeron333。
不过在开始阶段，Celeron并不很受欢迎，最为人所诟病的是其抽掉了芯片上的L2 Cache，自从在奔腾 Ⅱ尝到甜头以后，大家都知道了二级缓存的重要性，因而想到赛扬其实是一个被阉割了的产品，性能肯定不怎么样。实际应用中也证实了这种想法，Celeron266装在技嘉BX主板上，性能比PII266下降超过25%。而相差最大的就是经常须要用到二级缓存的程序。
Intel也很快了解到这个情况，于是随机应变，推出了集成128KB二级缓存的Celeron，起始频率为300Mhz，为了和没有集成二级缓存的同频Celeron区分，它被命名为Celeron 300A。有一定使用电脑历史的朋友可能都会对这款CPU记忆犹新，它集成的二级缓存容量只有128KB，但它和CPU频率同步，而奔腾 Ⅱ只是CPU频率一半，因此Celeron 300A的性能和同频奔腾 Ⅱ非常接近。更诱人的是，这款CPU的超频性能奇好，大部分都可以轻松达到450Mhz的频率，要知道当时频率最高的奔腾 Ⅱ也只是这个频率，而价格是Celeron 300A的好几倍。这个系列的Celeron出了很多款，最高频率一直到566MHz，才被采用奔腾Ⅲ结构的第二代Celeron所代替。
 |
| 中央处理器 |
5、世纪末的辉煌——奔腾III：
在99年初，Intel发布了第三代的奔腾处理器——奔腾III，第一批的奔腾III 处理器采用了Katmai内核，主频有450和500Mhz两种，这个内核最大的特点是更新了名为SSE的多媒体指令集，这个指令集在MMX的基础上添加了70条新指令，以增强三维和浮点应用，并且可以兼容以前的所有MMX程序。不过平心而论，Katmai内核的奔腾III除了上述的SSE指令集以外，吸引人的地方并不多，它仍然基本保留了奔腾II的架构，采用0.25微米工艺，100Mhz的外频，Slot1的架构，512KB的二级缓存（以CPU的半速运行）因而性能提高的幅度并不大。不过在奔腾III刚上市时却掀起了很大的热潮，曾经有人以上万元的高价去买第一批的奔腾III。可以大幅提升，从500Mhz开始，一直到1.13Ghz，还有就是超频性能大幅提高，幅度可以达到50%以上。此外它的二级缓存也改为和CPU主频同步，但容量缩小为256KB。除了制程带来的改进以外，部分Coppermine 奔腾III还具备了133Mhz的总线频率和Socket370的插座，为了区分它们，Intel在133Mhz总线的奔腾III型号后面加了个“B”, Socket370插座后面加了个“E”，例如频率为550Mhz，外频为133Mhz的Socket370 奔腾III就被称为550EB。看到Coppermine核心的奔腾III大受欢迎，Intel开始着手把Celeron处理器也转用了这个核心，在2000年中，推出了Coppermine128核心的Celeron处理器，俗称Celeron2，由于转用了0.18的工艺，Celeron的超频性能又得到了一次飞跃，超频幅度可以达到100%。
6、AMD的绝地反击——Athlon
 |
| 中央处理器 |
Athlon内建128KB全速高速缓存（L1 Cache），芯片外部则是1／2时频率、512KB容量的二级高速缓存（L2 Cache），最多可支持到8MB的L2 Cache，大的缓存可进一步提高服务器系统所需要的庞大数据吞吐量。Athlon的封装和外观跟Pentium Ⅱ相似，但Athlon采用的是Slot A接口规格。Slot A接口源于Alpha EV6总线，时钟频率高达200MHz，使峰值带宽达到1.6GB/S，在内存总线上仍然兼容传统的100MHz总线，现这样就保护了用户的投资，也降低了成本。后来还采用性能更高的DDR SDRAM，这和Intel力推的800MHz RAMBUS的数据吞吐量差不多。EV6总线最高可以支持到400MHz，可以完善的支持多处理器。所以具有天生的优势，要知道Slot1只支持双处理器而SlotA可支持4处理器。SlotA外观看起来跟传统的Slot1插槽很像，就像Slot1插槽倒转180度一样，但两者在电气规格、总线协议是完全不兼容的。Slot 1／Socket370的CPU，是无法安装到Slot A插槽的Athlon主板上，反之亦然。
三、踏入新世纪的CPU
中央处理器
进入新世纪以来，CPU进入了更高速发展的时代，以往可望而不可及的1Ghz大关被轻松突破了，在市场分布方面，仍然是Intel跟AMD公司在两雄争霸，它们分别推出了Pentium4、Tualatin核心Pentium Ⅱ和Celeron、Tunderbird核心Athlon、AthlonXP和Duron等处理器，竞争日益激烈。
1、在Intel方面，在上个世纪末的2000年11月，Intel发布了旗下第四代的Pentium处理器，也就是我们天天都能接触到的Pentium 4。Pentium 4没有沿用PIII的架构，而是采用了全新的设计，包括等效于的400MHz前端总线(100 x 4), SSE2指令集，256K-512KB的二级缓存，全新的超管线技术及NetBurst架构，起步频率为1.3GHz。
第一个Pentium4核心为Willamette，全新的Socket 423插座，集成256KB的二级缓存，支持更为强大的SSE2指令集，多达20级的超标量流水线，搭配i850/i845系列芯片组，随后Intel陆续推出了1.4GHz-2.0GHz的Willamette P4处理器，而后期的P4处理器均转到了针角更多的Socket 478插座。和奔腾III一样，第一个Pentium4核心并不受到太多的好评，主要原因是新的CPU架构还不能受到程序软件的充分支持，因此Pentium4经常大幅落后于同频的Athlon，甚至还如Intel自己的奔腾III。但在一年以后，Intel发布了第二个Pentium4核心，代号为Northwood，改用了更为精细的0.13微米制程，集成了更大的512KB二级缓存，性能有了大幅的提高，加上Intel孜孜不倦的推广和主板芯片厂家的支持，目前Pentium4已经成为最受欢迎的中高端处理器。在低端CPU方面，Intel发布了第三代的Celeron核心，代号为Tualatin，这个核心也转用了0.13微米的工艺，与此同时二级缓存的容量提高到256KB，外频也提高到100Mhz，目前Tualatin Celeron的主频有1.0、1.1、1.2、1.3Ghz等型号。Intel也推出了Tualatin核心的奔腾III，集成了更大的512KB二级缓存，但它们只应用于服务器和笔记本电脑市场，在台式机市场很少能看到。
 |
| 中央处理器 |
四、CPU未来发展的方向
纵观我们上面叙述的CPU发展史，大家不难得出以下的CPU发展方向：首先是更高的频率，其次是更小的制造工艺，第三，更大的高速缓存。除了这三点之外，PC处理器也将缓慢的从32位数据带宽向64位发展。
相关技术编辑本段回目录
多核心
中央处理器
多核心，也指单芯片多处理器（Chip multiprocessors，简称CMP）。CMP是由美国斯坦福大学提出的，其思想是将大规模并行处理器中的SMP（对称多处理器）集成到同一芯片内，各个处理器并行执行不同的进程。与CMP比较，SMT处理器结构的灵活性比较突出。但是，当半导体工艺进入0.18微米以后，线延时已经超过了门延迟，要求微处理器的设计通过划分许多规模更小、局部性更好的基本单元结构来进行。相比之下，由于CMP结构已经被划分成多个处理器核来设计，每个核都比较简单，有利于优化设计，因此更有发展前途。目前，IBM 的Power 4芯片和Sun的 MAJC5200芯片都采用了CMP结构。多核处理器可以在处理器内部共享缓存，提高缓存利用率，同时简化多处理器系统设计的复杂度。2005年下半年，Intel和AMD的新型处理器也将融入CMP结构。新安腾处理器开发代码为Montecito，采用双核心设计，拥有最少18MB片内缓存，采取90nm工艺制造，它的设计绝对称得上是对当今芯片业的挑战。它的每个单独的核心都拥有独立的L1，L2和L3 cache，包含大约10亿支晶体管。
SMP
SMP（Symmetric Multi-Processing），对称多处理结构的简称，是指在一个计算机上汇集了一组处理器(多CPU),各CPU之间共享内存子系统以及总线结构。在这种技术的支持下，一个服务器系统可以同时运行多个处理器，并共享内存和其他的主机资源。像双至强，也就是我们所说的二路，这是在对称处理器系统中最常见的一种（至强MP可以支持到四路，AMD Opteron可以支持1-8路）。也有少数是16路的。但是一般来讲，SMP结构的机器可扩展性较差，很难做到100个以上多处理器，常规的一般是8个到16个，不过这对于多数的用户来说已经够用了。在高性能服务器和工作站级主板架构中最为常见，像UNIX服务器可支持最多256个CPU的系统。构建一套SMP系统的必要条件是：支持SMP的硬件包括主板和CPU；支持SMP的系统平台，再就是支持SMP的应用软件。 为了能够使得SMP系统发挥高效的性能，操作系统必须支持SMP系统，如WINNT、LINUX、以及UNIX等等32位操作系统。即能够进行多任务和多线程处理。多任务是指操作系统能够在同一时间让不同的CPU完成不同的任务；多线程是指操作系统能够使得不同的CPU并行的完成同一个任务 。要组建SMP系统，对所选的CPU有很高的要求，首先、CPU内部必须内置APIC（Advanced Programmable Interrupt Controllers）单元。Intel 多处理规范的核心就是高级可编程中断控制器（Advanced Programmable Interrupt Controllers–APICs）的使用；再次，相同的产品型号，同样类型的CPU核心，完全相同的运行频率；最后，尽可能保持相同的产品序列编号，因为两个生产批次的CPU作为双处理器运行的时候，有可能会发生一颗CPU负担过高，而另一颗负担很少的情况，无法发挥最大性能，更糟糕的是可能导致死机。
NUMA技术
中央处理器
NUMA即非一致访问分布共享存储技术，它是由若干通过高速专用网络连接起来的独立节点构成的系统，各个节点可以是单个的CPU或是SMP系统。在NUMA中，Cache 的一致性有多种解决方案，需要操作系统和特殊软件的支持。Sequent公司NUMA系统的例子。这里有3个SMP模块用高速专用网络联起来，组成一个节点，每个节点可以有12个CPU。像Sequent的系统最多可以达到64个CPU甚至256个CPU。显然，这是在SMP的基础上，再用NUMA的技术加以扩展，是这两种技术的结合。
乱序执行技术
乱序执行（out-of-orderexecution），是指CPU允许将多条指令不按程序规定的顺序分开发送给各相应电路单元处理的技术。这样将根据个电路单元的状态和各指令能否提前执行的具体情况分析后，将能提前执行的指令立即发送给相应电路单元执行，在这期间不按规定顺序执行指令，然后由重新排列单元将各执行单元结果按指令顺序重新排列。采用乱序执行技术的目的是为了使CPU内部电路满负荷运转并相应提高了CPU的运行程序的速度。分枝技术：（branch）指令进行运算时需要等待结果，一般无条件分枝只需要按指令顺序执行，而条件分枝必须根据处理后的结果，再决定是否按原先顺序进行。
CPU内部的内存控制器
许多应用程序拥有更为复杂的读取模式（几乎是随机地，特别是当cache hit不可预测的时候），并且没有有效地利用带宽。典型的这类应用程序就是业务处理软件，即使拥有如乱序执行（out of order execution）这样的CPU特性，也会受内存延迟的限制。这样CPU必须得等到运算所需数据被除数装载完成才能执行指令（无论这些数据来自CPU cache还是主内存系统）。当前低段系统的内存延迟大约是120－150ns，而CPU速度则达到了3GHz以上，一次单独的内存请求可能会浪费200－300次CPU循环。即使在缓存命中率（cache hit rate）达到99％的情况下，CPU也可能会花50％的时间来等待内存请求的结束－ 比如因为内存延迟的缘故。可以看到Opteron整合的内存控制器，它的延迟，与芯片组支持双通道DDR内存控制器的延迟相比来说，是要低很多的。英特尔也按照计划的那样在处理器内部整合内存控制器，这样导致北桥芯片将变得不那么重要。但改变了处理器访问主存的方式，有助于提高带宽、降低内存延时和提升处理器性制造工艺：现在CPU的制造工艺是45纳米。
生产厂商编辑本段回目录
Intel公司 Intel是生产CPU的龙头，它占有80%多的市场份额，Intel生产的CPU就成了事实上的x86CPU技术规范和标准。最新的酷睿２成为CPU的首选。
中央处理器
AMD公司 目前使用的CPU有好几家公司的产品，除了Intel公司外，最有力的挑战的就是AMD公司，最新的Athlon64ｘ２和闪龙具有很好性价比，尤其采用了3DNOW+技术，使其在3D上有很好的表现。
IBM和Cyrix 美国国家半导体公司IBM和Cyrix公司合并后，使其终于拥有了自己的芯片生产线，其成品将会日益完善和完备。现在的MII性能也不错，尤其是它的价格很低。
IDT公司 IDT是处理器厂商的后起之秀，但现在还不太成熟。
VIA威盛公司 VIA威盛是台湾一家主板芯片组厂商，收购了前述的 Cyrix和IDT的cpu部门，推出了自己的CPU。
国产龙芯 GodSon 小名狗剩，是国有自主知识产权的通用处理器，目前已经有2代产品。最新的龙芯2F已经赶上intel中端P4的水平在路由器中，无论在中低端路由器还是在高端路由器中，CPU都是路由器的心脏。通常在中低端路由器中，CPU负责交换路由信息、路由表查找以及转发数据包。在上述路由器中，CPU的能力直接影响路由器的吞吐量（路由表查找时间）和路由计算能力（影响网络路由收敛时间）。在高端路由器中，通常包转发和查表由ASIC芯片完成，CPU只实现路由协议、计算路由以及分发路由表。由于技术的发展，路由器中许多工作都
 |
| 中央处理器 |
制造CPU的基本原料编辑本段回目录
 |
| 中央处理器 |
除去硅之外，制造CPU还需要一种重要的材料就是金属。目前为止，铝已经成为制作处理器内部配件的主要金属材料，而铜则逐渐被淘汰，这是有一些原因的，在目前的CPU工作电压下，铝的电迁移特性要明显好于铜。所谓电迁移问题，就是指当大量电子流过一段导体时，导体物质原子受电子撞击而离开原有位置，留下空位，空位过多则会导致导体连线断开，而离开原位的原子停留在其它位置，会造成其它地方的短路从而影响芯片的逻辑功能，进而导致芯片无法使用。这就是许多Northwood Pentium 4换上SNDS(北木暴毕综合症)的原因，当发烧友们第一次给Northwood Pentium 4超频就急于求成，大幅提高芯片电压时，严重的电迁移问题导致了CPU的瘫痪。这就是intel首次尝试铜互连技术的经历，它显然需要一些改进。不过另一方面讲，应用铜互连技术可以减小芯片面积，同时由于铜导体的电阻更低，其上电流通过的速度也更快。除了这两样主要的材料之外，在芯片的设计过程中还需要一些种类的化学原料，它们起着不同的作用，这里不再赘述。
CPU制造的准备阶段编辑本段回目录
 |
| 中央处理器 |
单晶硅锭
在制成硅锭并确保其是一个绝对的圆柱体之后，下一个步骤就是将这个圆柱体硅锭切片，切片越薄，用料越省，自然可以生产的处理器芯片就更多。切片还要镜面精加工的处理来确保表面绝对光滑，之后检查是否有扭曲或其它问题。这一步的质量检验尤为重要，它直接决定了成品CPU的质量。新的切片中要掺入一些物质而使之成为真正的半导体材料，而后在其上刻划代表着各种逻辑功能的晶体管电路。掺入的物质原子进入硅原子之间的空隙，彼此之间发生原子力的作用，从而使得硅原料具有半导体的特性。今天的半导体制造多选择CMOS工艺(互补型金属氧化物半导体)。其中互补一词表示半导体中N型MOS管和P型MOS管之间的交互作用。而N和P在电子工艺中分别代表负极和正极。多数情况下，切片被掺入化学物质而形成P型衬底，在其上刻划的逻辑电路要遵循nMOS电路的特性来设计，这种类型的晶体管空间利用率更高也更加节能。同时在多数情况下，必须尽量限制pMOS型晶体管的出现，因为在制造过程的后期，需要将N型在掺入化学物质的工作完成之后，标准的切片就完成了。然后将每一个切片放入高温炉中加热，通过控制加温时间而使得切片表面生成一层二氧化硅膜。通过密切监测温度，空气成分和加温时间，该二氧化硅层的厚度是可以控制的。在intel的90纳米制造工艺中，门氧化物的宽度小到了惊人的5个原子厚度。这一层门电路也是晶体管门电路的一部分，晶体管门电路的作用是控制其间电子的流动，通过对门电压的控制，电子的流动被严格控制，而不论输入输出端口电压的大小。准备工作的最后一道工序是在二氧化硅层上覆盖一个感光层。这一层物质用于同一层中的其它控制应用。这层物质在干燥时具有很好的感光效果，而且在光刻蚀过程结束之后，能够通过化学方法将其溶解并除去。
光刻蚀
中央处理器
这是目前的CPU制造过程当中工艺非常复杂的一个步骤，为什么这么说呢？光刻蚀过程就是使用一定波长的光在感光层中刻出相应的刻痕，由此改变该处材料的化学特性。这项技术对于所用光的波长要求极为严格，需要使用短波长的紫外线和大曲率的透镜。刻蚀过程还会受到晶圆上的污点的影响。每一步刻蚀都是一个复杂而精细的过程。设计每一步过程的所需要的数据量都可以用10GB的单位来计量，而且制造每块处理器所需要的刻蚀步骤都超过20步(每一步进行一层刻蚀)。而且每一层刻蚀的图纸如果放大许多倍的话，可以和整个纽约市外加郊区范围的地图相比，甚至还要复杂，试想一下，把整个纽约地图缩小到实际面积大小只有100个平方毫米的芯片上，那么这个芯片的结构有多么复杂，可想而知了吧。当这些刻蚀工作全部完成之后，晶圆被翻转过来。短波长光线透过石英模板上镂空的刻痕照射到晶圆的感光层上，然后撤掉光线和模板。通过化学方法除去暴露在外边的感光层物质，而二氧化硅马上在陋空位置的下方生成。
掺杂
在残留的感光层物质被去除之后，剩下的就是充满的沟壑的二氧化硅层以及暴露出来的在该层下方的硅层。这一步之后，另一个二氧化硅层制作完成。然后，加入另一个带有感光层的多晶硅层。多晶硅是门电路的另一种类型。由于此处使用到了金属原料(因此称作金属氧化物半导体)，多晶硅允许在晶体管队列端口电压起作用之前建立门电路。感光层同时还要被短波长光线透过掩模刻蚀。再经过一部刻蚀，所需的全部门电路就已经基本成型了。然后，要对暴露在外的硅层通过化学方式进行离子轰击，此处的目的是生成N沟道或P沟道。这个掺杂过程创建了全部的晶体管及彼此间的电路连接，没个晶体管都有输入端和输出端，两端之间被称作端口。重复这一过程从这一步起，将持续添加层级，加入一个二氧化硅层，然后光刻一次。重复这些步骤，然后就出现了一个多层立体架构，这就是你目前使用的处理器的萌芽状态了。在每层之间采用金属涂膜的技术进行层间的导电连接。今天的P
 |
| 中央处理器 |
