 |
| 数据采集 |
目的编辑本段回目录
数据采集，是指从传感器和其它待测设备等模拟和数字被测单元中自动采集信息的过程。数据采集系统是结合基于计算机的测量软硬件产品来实现灵活的、用户自定义的测量系统。
数据采集的目的是为了测量电压、电流、温度、压力或声音等物理现象。基于PC的数据采集，通过模块化硬件、应用软件和计算机的结合，进行测量。尽管数据采集系统根据不同的应用需求有不同的定义，但各个系统采集、分析和显示信息的目的却都相同。数据采集系统整合了信号、传感器、激励器、信号调理、数据采集设备和应用软件。
原理编辑本段回目录
 |
| 数据采集 |
采样频率、抗混叠滤波器和样本数
假设对一个模拟信号x(t)每隔Δt时间采样一次。时间间隔Δt被称为采样间隔或者采样周期。它的倒数1/Δt被称为采样频率，单位是采样数/每秒。t=0,Δt,2Δt,3Δt……等等，x(t)的数值就被称为采样值。所有x(0),xΔt),x(2Δt)都是采样值。根据采样定理，最低采样频率必须是信号频率的两倍。反过来说，如果给定了采样频率，那么能够正确显示信号而不发生畸变的最大频率叫做恩奎斯特频率，它是采样频率的一半。如果信号中包含频率高于奈奎斯特频率的成分，信号将在直流和恩奎斯特频率之间畸变。
采样率过低的结果是还原的信号的频率看上去与原始信号不同。这种信号畸变叫做混叠(alias)。出现的混频偏差(aliasfrequency)是输入信号的频率和最靠近的采样率整数倍的差的绝对值。
采样的结果将会是低于奈奎斯特频率(fs/2=50Hz)的信号可以被正确采样。而频率高于50HZ的信号成分采样时会发生畸变。分别产生了30、40和10Hz的畸变频率F2、F3和F4。计算混频偏差的公式是：
混频偏差＝ABS(采样频率的最近整数倍－输入频率)
其中ABS表示“绝对值”，
为了避免这种情况的发生，通常在信号被采集(A/D)之前，经过一个低通滤波器，将信号中高于奈奎斯特频率的信号成分滤去。这个滤波器称为抗混叠滤波器。
 |
| 数据采集 |
通常，信号采集后都要去做适当的信号处理，例如FFT等。这里对样本数又有一个要求，一般不能只提供一个信号周期的数据样本，希望有5～10个周期，甚至更多的样本。并且希望所提供的样本总数是整周期个数的。这里又发生一个困难，并不知道，或不确切知道被采信号的频率，因此不但采样率不一定是信号频率的整倍数，也不能保证提供整周期数的样本。所有的仅仅是一个时间序列的离散的函数x(n)和采样频率。这是测量与分析的唯一依据。数据采集卡，数据采集模块，数据采集仪表等，都是数据采集工具。
系统实例编辑本段回目录
在一些工业现场中，设备长时间运行容易出现故障，为了监控这些设备，通常利用数据采集装置采集他们运行时的数据并送给PC机，通过运行在PC机上的特定软件对这些数据进行分析，以此判断当前运行设备的状况，进而采取相应措施。当前常用的数据采集装置，在其系统软件设计中，多采用单任务顺序机制。这样就存在系统安全性差的问题。这对于稳定性、实时性要求很高的数据采集装置来说是不允许的，因此有必要引入嵌入式操作系统。下面以μC/OSII为操作系统平台，基于ARM7系列处理器，对一种高性能的数据采集系统开发进行探索。
1μC/OSII嵌入式操作系统简介
数据采集
嵌入式操作系统μC/OSII（microcontrolleroperatingsystem）是专为微控制器系统和软件开发而设计的公开源代码的抢占式实时多任务操作系统内核，是一段微控制器启动后首先执行的背景程序，作为整个系统的框架贯穿系统运行的始终。对于对实时性和稳定性要求很高的数据采集系统来说，引入μC/OSII无疑将大大改善其性能。
μC/OSII的特点可以概括为以下几个方面：公开源代码，代码结构清晰、明了，注释详尽，组织有条理，可移植性好，可裁剪，可固化。内核属于抢占式，最多可以管理60个任务。μC/OSII自1992年的第一版（μC/OS）以来已经有好几百个应用，是一个经实践证明好用且稳定可靠的内核。对μC/OSII的研究和应用都很多。
2系统基本工作原理
应用时，数据采集系统置于被监控的设备处，通过传感器对设备的电压或者电流信号进行采样、保持，并送入A/D转换器变成数字信号，然后将该信号送到FIFO中。当FIFO中存放的数据到了一定数目时，由ARM7从FIFO中读出，然后通过ARM7的以太网接口或者RS232送给上位机。考虑到要监控的设备可能会很多，所以设计了多路采集通道，他们经过模拟开关后再进入A/D转换器。CPLD是整个系统的控制核心，他控制采集通道的切换、A/D转换器的启/停、转换后的数据在FIFO中的存放地址发生器、产生中断请求以通知ARM7读取存放在FIFO中的数据等。
系统硬件结构
 |
| 数据采集 |
硬件方面内含一个由ARM公司设计的16/32位ARM7TDMIRISC处理器核，ARM7TDMI为低功耗、高性能的16/32核，最适合用于对价格及功耗敏感的应用场合。S3C4510B通过在ARM7TDMI核内容基础上扩展一系列完整地通用外围器件。
片上资源包括2个带缓冲描述符（bufferdescriptor）的HDLC通道；2个UART通道；2个GDMA通道；2个32位定时器；18个可编程的I/O口。还有中断控制器；DRAM/SDRAM控制器；ROM/SRAM和FLASH控制器；系统管理器；1个内部32位系统总线仲裁器；1个外部存储器控制器等片内的逻辑控制电路。
这些为μC/OSII的移植提供了优良的物理资源。
软件支持方面他有配套的代码编辑调试环境ADS12和JTAG在线调试功能，使S3C4510B芯片软件可以直接用C编写，这就使μC/OSII的植入成为可能。
12位高速A/D转换电路采用AnalogDevices的AD574，该电路输出具有三态锁存功能。预处理电路包括了电流电压互感器、隔离电路和同步采样电路，他可以将信号转换成与AD574相匹配的量值，供后续处理。通讯电路采用常用的以太网接口与上位机相连，而232接口可作为备用，这样该装置既可作为便携式系统使用，也可通过网络来对设备实施实时监控。
软件设计编辑本段回目录
软件部分要分别编写S3C4510B部分的程序和CPLD控制程序。前者可分为μC/OSII的移植和各个应用程序的编写，后者用VHDL语言实现。
对于S3C4510B部分，根据整个装置实现的功能和对他的要求进行系统任务分割，并根据实际需要为各个任务分配优先级。系统大致可分为如下几个任务：初始化CPLD控制参数；对FIFO的读取；与上位机的TCP/IP通讯；与上位机的串口通讯。对应每个任务，需要编写相应的应用程序，软件设计部分的关键技术有：
（1）μC/OSII内核向S3C4510B中的移植，要根据处理器的特点合理地修改μC/OSII的3个与处理器相关的文件：OS_CPUH，OS_CPU_AASM，OS_CPU_C.C。主要是将文件中的汇编指令，改为ARM7的汇编指令，并根据CPU的特点对文件中寄存器的初值进行改写。
（2）内存配置问题。对于存储器容量的设计，要综合考虑μC/OSII内核代码和应用程序代码的大小。每个任务是独立运行的，必须给每个任务提供单独的栈空间（RAM），RAM总量的计算公式为：
RAM总量＝应用程序的RAM需求＋内核数据区的RAM需求＋各任务栈需求之总和＋最多中断嵌套所需堆栈
 |
| 数据采集 |
LwIP是瑞士计算机科学院（SwedishInstituteofComputerScience）的AdamDunkels等开发的一套用于嵌入式系统的开放源代码TCP/IP协议栈。LwIP的含义是LightWeight(轻型)IP协议。LwIP可以移植到操作系统上，也可以在无操作系统的情况下独立运行。LwIPTCP/IP实现的重点是在保持TCP协议主要功能的基础上减少对RAM的占用，一般他只需要几十k的RAM和40k左右的ROM就可以运行，这使LwIP协议栈适合在低端嵌入式系统中使用。
LwIP的特性有：支持多网络接口下的IP转发；支持ICMP协议；包括实验性扩展的的UDP（用户数据报协议）；包括阻塞控制、RTT估算、快速恢复和快速转发的TCP（传输控制协议）；提供专门的内部回调接口（rawAPI）用于提高应用程序性能。
LwIP可以很容易地在μC/OSII的调度下，为系统增加网络通信和网络管理功能。LwIP协议栈在设计时就考虑到了将来的移植问题，他把所有与硬件，OS，编译器相关的部份独立出来，放在/src/arch目录下。因此LwIP在μC/OSII上的实现就是修改这个目录下的文件，其他的文件一般不应该修改。在驱动中主要是根据S3C4510B内的以太网控制特殊功能寄存器，编写网络接口的处发送包、接收包函数，初始化以及用于以太网控制器的外部中断服务程序。
结语编辑本段回目录
采用基于ARM7的S3C4510B嵌入式微处理器，可以使系统小型化，便于提高性能以及与各种外设连接扩展，同时降低了成本。μC/OSII作为一个源代码公开的操作系统，在具体应用种稳定可靠。本系统采用ARM7+μC/OSII开发设计，具有精度高、运行稳定、实时性好、抗干扰能力强、性价比高的特点，可以在各种工业场合中广泛应用，达到了设计的初衷。
相关词条编辑本段回目录
参考资料编辑本段回目录
1.《水文气象场计算机温度采集系统设计》
2.《ADC器件MAX125的功能及应用》
